June 2020 RM0468 Rev 2 1/3307
1
RM0468
Reference manual
STM32H723/733, STM32H725/735 and STM32H730 Value line
advanced Arm®-based 32-bit MCUs
Introduction
This reference manual targets application developers. It provides complete information on
how to use the STM32H723/733, STM32H725/735 and STM32H730 memory and
peripherals.
The STM32H723/733, STM32H725/735 and STM32H730 are lines of microcontrollers with
different memory sizes, packages and peripherals.They are referred to as STM32H72x and
STM32H73x hereafter.
For ordering information, mechanical, and electrical device characteristics refer to the
corresponding datasheets.
For information on the Arm® Cortex®-M7 with FPU core, refer to the corresponding Arm
Technical Reference Manuals.
Related documents
•Arm® Cortex®-M7 technical reference manual, available from www.arm.com
•Cortex®-M7 programming manual (PM0253)
•STM32H723xx, STM32H733xx, STM32H725xx and STM32H735xx databriefs
www.st.com
Contents RM0468
2/3307 RM0468 Rev 2
Contents
1 Documentation conventions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
1.1 General information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
1.2 List of abbreviations for registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
1.3 Glossary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
1.4 Availability of peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
1.5 Availability of security features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
2 Memory and bus architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
2.1 System architecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
2.1.1 Bus matrices . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
2.1.2 TCM buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
2.1.3 Bus-to-bus bridges . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
2.1.4 Inter-domain buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
2.1.5 CPU buses . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 109
2.1.6 Bus master peripherals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 110
2.1.7 Clocks to functional blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
2.2 AXI interconnect matrix (AXIM) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .111
2.2.1 AXI introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
2.2.2 AXI interconnect main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
2.2.3 AXI interconnect functional description . . . . . . . . . . . . . . . . . . . . . . . . 112
2.2.4 AXI interconnect registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
2.2.5 AXI interconnect register map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
2.3 Memory organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
2.3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 131
2.3.2 Memory map and register boundary addresses . . . . . . . . . . . . . . . . . 132
2.4 Embedded SRAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 139
2.5 Flash memory overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
2.6 Boot configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 141
3 RAM ECC monitoring (RAMECC) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
3.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
3.2 RAMECC main features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
3.3 RAMECC functional description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
